LPC8xxデバッグ記事のちょっとした訂正
いろいろ忙しくて記事の更新を早速サボってしまってました。
もう早速本題に入りますが、先日こんな記事を書いたのですが1つ目の記事にしていきなり誤りがありました。
この記事を書く前に、自分のLPC-Link2の状態とLPC-Link2のドキュメントを読む必要があったようです。
LPC-Link2のレベル変換ICのターゲット側に電源が供給されていない状態だった
https://www.nxp.com/downloads/en/schematics/LPC-Link2-SCH.pdf
これのSheet:5/6を見るとJTAG、SWDのバスはU3、U6、U7の変換ICで繋がっています。
この3つのICについてはどれもデュアル電源バスとなっており、VCC_AとVCC_Bが供給できます。
LPC-Link2ではジャンパーJP2の開閉でこのVCC_BにLPC-Link2から供給するか、ターゲットから拾うかを選ぶようです。
まあ今回はオープンになってました。前回記事の接続図に書きましたように、ターゲットからの電源(JTAG_VREF)も与えていません。
ひとまず、ターゲット側からJTAG_VREFを供給することでダンピング抵抗の調整なくデバッグができました。
これまでかなり見当違いのことをしていたわけですね。
それでどうしてこれまでデバッグできてたんだってところが解せないんですが...
